创意电子股份有限公司（GUC）采用Ansys研发的突破性仿真工作流程加快先进IC设计。该工作流程能够改进CoWoS芯片、集成扇出（InFO）和interposer 设计的创新方案，包括GUC新发布的、经过芯片验证的GUC多裸片互联（GLink）接口。GLink接口对于研发前沿AI、HPC和数据中心网络应用至关重要。

为了保持市场领先地位，GUC工程师必须以前所未有的速度开发、仿真和优化先进IC，实现首次设计成功以及最佳器件性能。但是，仿真流程仍面临重大挑战，尤其是在CoWoS、InFO设计操作和设备网格划分等复杂领域。

GUC为客户的高级ASICS应用提供业界领先的DIE-TO-DIE INTERCONNECT解决方案

Ansys HFSS 3D Layout的工作流程通过整合包含ECADXplorer在内的多种创新工具，使GUC工程师能够加快仿真速度并求解极为复杂的几何结构。ECADXplorer是一种功能强大的全新GDS编辑平台，能够简化设计操作，加快仿真速度。通过将前沿网格划分技术与Ansys行业领先的3D HFSS求解器相结合，该工作流程可将仿真设置时间从数小时减少到几分钟。这有助于GUC的先进IC设计师以最高精度有效提取其设备的S参数模型，此外，该工作流程还推动了GLink等变革技术的研发。GLink功耗比其他方案低6-10倍，并且占用的芯片面积小了2倍。

GUC首席技术官Igor Elkanovich表示：“高级IC封装设计非常复杂，因为需要在缩小尺寸的同时不断提高功能性并降低功耗。我们的AI、HPC和网络客户广泛采用GLink的势头，支持了我们构建丰富IP产品组合并深化我们高级封装设计专业技术的承诺。HFSS 3D Layout可帮助我们工程团队降低高级IC设计复杂性，集成异构芯片，并提高多芯片性能，以确保客户更快获得新的AI、HPC和数据中心网络产品。”

Ansys高级副总裁Shane Emswiler指出：“通过这个改进的工作流程，Ansys能够通过大幅简化设计流程提高了GUC高级IC设计师的效率。借助HFSS 3D Layout，GUC工程师可以迅速开发全参数化模型，开展电子封装设计研究，并探索比过去更多的设计方案，以便在投产之前评估权衡，从而大幅减少研发时间和成本。”